After doing some calculation I decided to make a change to the concept.
The integration time of the integrator must be long. After all the frequency measurement is slow, especially for slow sweeps. It takes at least one period of the sweep signal to measure the frequency. During that time the output of the integrator should not change much. This implies a slow loop. Beside that the gain of the voltage/frequency converter is high. It is 500 MHz/24Volt. So a small ripple or noise will cause a big frequency change. To suppress this a large integration time is needed. Maybe some additional filters are needed as well.
A slow loop makes frequency changes very slow, this is not convenient. My solution is to add a DAC to set the course frequency. The integrator Will be used for fine tuning. The DAC is an 8 bit one so the course frequency step is 500MHz/256 = 2 MHz. Now the influence of the integrator is way less that it was before. It needs to be able to change the frequency only 2 MHz maximum instead of 500 MHz. So the ripple is reduced by a factor 250. The filter requirements can be relaxed because of this. Open loop gain is reduced as well. This decreases the complexity of the regulator algorithm.
Hallo,
BeantwoordenVerwijderenMet intresse uw blog gevolgd.
Ik ga wel in het nederlands (vlaams) reageren daar mijn engels ontoereikend is.
Ik heb wel enkele opmerkingen.
Is het niet eenvoudiger om de frequentie van VCO naar een Pll bouwsteen te sturen waarbij het deeltal via een I2C bus of iets dergelijk ingesteld wordt? Misschien wel een beetje te traag omdat iedere keer het deeltal moet gestuurd worden en synt. moet locken.
Nog een mogelijkheid de frequentie uit de deler naar een Freq/spanning omzetter(bv Monoflop) brengen en dat vergelijken met een dc spanning vanuit de PIC. Hierbij heeft men direct een linearisatie schakeling.
Kleinere sweepfrequentie kunnen ook via de AFC ingang op de tweede VCO gestuurd worden. Natuurlijk moet men de eerste VCO stabiel houden op de frequentie.
Groeten
Ludo
on4aio
Hallo Ludo
BeantwoordenVerwijderenBedankt voor de opmerkingen, leuk om te zien dat er mensen interesse hebben in mijn project.
Een PLL gebruiken is een goede mogelijkheid. Er zitten wel wat haken en ogen aan. De deler in de tuner deelt door 256. Voor 25 KHz stappen moet ik 25KHz/256 = 96 Hz als referentie frequentie gebruiken. Dat wordt inderdaad erg traag. Het lusfilter wordt ook erg kritisch.
Wat wel goed moet gaan is een PLL maken die 500 KHz stappen kan maken. Fijnafstemmen kan dan door
de 38 Mhz ontvanger af te stemmen met een andere pll. Dit ga ik in een volgend project eens proberen.
De optie met de frequentie/spanning omzetter is inderdaad een goede mogelijkheid. Ik heb het wel eens gezien op zelfbouw spectrum analysers. Maar dan vooral voor de aflezing. Als input voor een regeling heb ik het nog niet gezien. Ik kan de waarden uit die F/V converter natuurlijk gewoon inlezen in de PIC. De prestaties van beide oplossingen zullen wel vergelijkbaar zijn denk ik. Ik denk wel dat er meer externe componenten nodig zijn dan met mijn oplossing. Mijn frequentie meter zit n.l. in de software.
Een kleine sweep b.v. 100 KHz/division maken door de afc te gebruiken lijkt me een goed idee. Deze is het moeilijkst om te maken in mijn ontwerp. Ik denk dat ik dit ga toevoegen, bedankt voor de tip.